

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-050489

(43)Date of publication of application : 20.02.1998

(51)Int.Cl.

H05B 41/24


(21)Application number : 09-114148 (71)Applicant : O 2 MICRO INC

(22)Date of filing : 27.03.1997 (72)Inventor : LIU KWANG H

(30)Priority

Priority number : 96 633221 Priority date : 16.04.1996 Priority country : US

(54) ELECTRIC POWER SOURCE WITH HIGH-FREQUENCY FOR COLD CATHODE TYPE FLUORESCENT LAMP



(57)Abstract:

PROBLEM TO BE SOLVED: To provide a switching mode electric power source which energizes a cold cathode fluorescent lamp(CCFL) is simple, and has high electric efficiency, high reliability and high cost performance.

SOLUTION: A switching mode electric power source 100 for CCFL comprises a first semiconductor switch 102 connected in series with a primary winding of a voltage-raising transformer 112. The primary winding 108 and a secondary winding 132 having number of turns higher than that of the primary winding 108 are arranged in the surrounding of the magnetic core of the voltage transformer having linear magnetic permeability. A second semiconductor switch 124, connected in series and a capacitor 126, are connected in parallel with the primary winding 108 of the transformer. A controller circuit sends signals and turns switch on and off. The controller circuit turns on and off the first and the second semiconductor switches 102, 124 by a frequency higher than the resonance frequency of a resonator circuit constituted of the inductance of the transformer 112 and the capacitance of the capacitor 126. A decoupling capacitor 134 is connected in series with a first end part of a secondary winding 132 of the voltage transformer 112. A second terminal of the decoupling capacitor 134 and the second end part of the secondary winding provide an a.c. electric power output terminal for the switching mode electric power source with which the CCFL is to be connected.

LEGAL STATUS

[Date of request for examination] 22.09.2000

[Date of sending the examiner's
decision of rejection]

[Kind of final disposal of application
other than the examiner's decision of
rejection or application converted
registration]

[Date of final disposal for application]

[Patent number] 3533405

[Date of registration] 19.03.2004

[Number of appeal against examiner's
decision of rejection]

[Date of requesting appeal against
examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

**JPO and NCIP are not responsible for any
damages caused by the use of this translation.**

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It is the switch mode power source which energizes the cold cathode which changes comparatively low direct-current input voltage into the high alternating current output voltage which can be supplied to a cold cathode fluorescent lamp. The first solid state switch of a configuration of that have the first main terminal, second main terminal, and control terminal, and this first main terminal is connected with the above-mentioned switch mode power source, Have the primary winding and secondary winding which have a primary inductance, and this primary winding and a secondary winding are arranged around a core. This secondary winding has the number of turns at least 10 times the number of turns of this primary winding. The first edge of this primary winding is a step-up transformer linked to the second main terminal of said first solid state switch. The step-up transformer of a configuration of connecting this transformer and this first solid state switch to a serial, and having the second edge where the

above-mentioned primary winding was connected with said power source for switch mode power sources, It is the second solid state switch which has the first main terminal, second main terminal, and control terminal. The capacitor which has capacitance has the first terminal linked to one of the above-mentioned main terminals of this second solid state switch. This second solid state switch and the above-mentioned capacitor are connected to a serial. Other main terminals of this second solid state switch, and the second terminal of the above-mentioned capacitor at the second edge of the second main terminal of said first solid state switch, and the primary winding of said transformer Connect and the second above-mentioned solid state switch of a series connection and a capacitor are connected to juxtaposition at the primary winding of the above-mentioned transformer, respectively. The second solid state switch of a configuration of the primary inductance of this transformer and the capacitance of this capacitor being put together, and offering resonance frequency, It is the controller circuit which has the second switch actuation output terminal linked to the first switch actuation output terminal and the control terminal of the second solid state switch of the above linked to the control terminal of said first solid state switch. This controller circuit sends a signal to the first solid state switch of the above, and the second solid state switch of the above, and turns ON this first solid state switch first. Subsequently, while turning OFF, turn ON this second solid state switch first simultaneously, and subsequently to OFF carry out, and this first and the second solid state switch are received by it. While a duty cycle is set up, this first solid state switch is turned on and this second solid state switch becomes off, respectively, The primary winding and the first solid state switch of the above of said transformer are made for a current to flow periodically. And while the second solid state switch of the above is turned on and the first solid state switch of the above becomes off, The above-mentioned primary winding, said second solid state switch of a series connection, and a capacitor are made for a current to flow. The controller circuit of a configuration of that said controller circuit turns on / turns off the above-mentioned first and the second solid state switch on a

frequency higher than said resonance frequency which the primary inductance of the above-mentioned transformer and the capacitance of the above-mentioned capacitor are put together, and changes, It is the decoupling capacitor which has the first terminal linked to the first edge of the secondary winding of said transformer. Connect with a serial and this decoupling capacitor and the above-mentioned secondary winding have this second terminal of a decoupling capacitor. This secondary winding is a switch mode power source characterized by consisting of the decoupling capacitance of a configuration of having the second edge which offers the alternating current power output terminal of said switch mode power source to which a cold cathode fluorescent lamp may be connected.

[Claim 2] It is the switch mode power source indicated to claim 1 characterized by the configuration which has the cathode which connects to the second main terminal of this gate control solid state switch the this diode with which, as for each of said first solid state switch and said second solid state switch, it has the anode plate where it connects with the first terminal of a gate control solid state switch again, respectively, and which is contained in the above-mentioned gate control solid state switch again by carrying out diode possession.

[Claim 3] It is the switch mode power source indicated to claim 1 characterized by said control circuit being said at least 4 times resonance frequency of which ON / off switch ***** consists said first and second solid state switch combining the primary inductance of said transformer, and the capacitance of said capacitor.

[Claim 4] It is the switch mode power source indicated to claim 3 characterized by said controller circuit being said at least 7 times resonance frequency of which ON / off switch ***** consists said first and second solid state switch combining the primary INGUKU wardrobe of said transformer, and the capacitance of said capacitor.

[Claim 5] Furthermore, the switch mode power source indicated to claim 1 characterized by consisting of the cold cathode fluorescent lamp connected to the power output terminal of said switch mode power source.

[Claim 6] The switch mode power source indicated to claim 1 to which the number of turns in the secondary winding of said transformer is characterized by the at least 50 times larger thing of the number of turns in a primary winding.

[Claim 7] The switch mode power source indicated to claim 6 to which the number of turns in the secondary winding of said transformer is characterized by the at least 80 times larger thing of the number of turns in a primary winding.

[Claim 8] Said controller circuit is a switch mode power source indicated to claim 1 characterized by having a undervoltage lockout circuit for pause actuation of this controller circuit when the electrical potential difference supplied to this controller circuit is lower than a predetermined threshold.

[Claim 9] Said controller circuit is a switch mode power source indicated to claim 1 characterized by providing the open circuit before close where it is made for both said first and second solid state switch not to be turned on simultaneously.

[Claim 10] It is the switch mode power source which the current which flows the primary winding of said transformer is sensed, is supplied to said controller circuit, and is indicated to claim 1 characterized by stabilizing the average current which said controller circuit adjusts each duty cycle of said first and second solid state switch, and flows the primary winding of the above-mentioned transformer while said first solid state switch is turned on.

[Claim 11] The current which flows the primary winding of said transformer is a switch mode power source indicated to claim 10 characterized by what is sensed by said resistor connected with the first solid state switch between circuit touch-down.

[Claim 12] said controller circuit -- lighting -- weakening -- a control-input pin -- having -- and said switch mode power source -- a signal -- this lighting -- weakening -- the lighting which carries out a seal of approval to a control-input pin -- weakening -- the switch mode power source indicated to claim 10 characterized by fluctuating the average current which is equipped with a control means and flows the primary winding of said transformer.

[Claim 13] said lighting -- weakening -- a control means -- said lighting --

weakening -- the switch mode power source indicated to claim 12 characterized by providing the variable-resistance object connected with the control-input pin between circuit touch-down.

[Claim 14] said controller circuit -- lighting -- weakening -- a control-input pin -- having -- and said switch mode power source -- a signal -- this lighting -- weakening -- the switch mode power source indicated to claim 1 characterized by fluctuating the average current which is equipped with the means which carries out a seal of approval to a control-input pin, and flows the primary winding of said transformer.

[Claim 15] said lighting -- weakening -- a control means -- said lighting -- weakening -- the switch mode power source indicated to claim 14 characterized by providing the variable-resistance object connected with the control-input pin between circuit touch-down.

[Claim 16] Said controller circuit is a switch mode power source indicated to claim 1 characterized by having a duty-cycle limit means to restrict the duty cycle of said first solid state switch fewer than predetermined maximum.

[Claim 17] The maximum to which said duty-cycle limit means restricts the duty cycle of said first solid state switch is a switch mode power source indicated to claim 16 characterized by being 67%.

[Claim 18] Said the first solid state switch and said second solid state switch are a switch mode power source indicated to claim 1 characterized by being a metallic-oxide silicon electric field effect mold transistor ("MOSFET").

[Claim 19] It is the switch mode power source indicated to claim 1 characterized by connecting the first main terminal of said second solid state switch to the second edge of said transformer, and connecting the second terminal of said capacitor to the second main terminal of said first solid state switch.

[Claim 20] The core of said transformer is a switch mode power source indicated to claim 1 characterized by having linearity permeability.

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2. **** shows the word which can not be translated.

3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention relates to the power source for cold cathode fluorescent lamps ("CCFL") which can generally use the display of pocket equipment for carrying out backlighting, and the switch mode inverter circuit which resets the core of a transformer using a capacitor, and uses that magnetizing in detail, and accumulates and transmits energy into a negative half cycle.

[0002]

[Description of the Prior Art] CCFL is the long lasting light source in high efficiency like the conventional hot cathode fluorescent lamp ("floor line") used for the lighting of office or a home. When it compares, each of floor lines and CCFL(s) has the effectiveness of the range of 60 lumens from per [40] watt to the range of an incandescent lamp of the effectiveness per watt being 15 to 25 lumens. Furthermore, the average life of an incandescent lamp is only about 1,000 hours. However, floor line and CCFL average and are maintained for 10,000 hours or more.

[0003] The main differences between hot cathode floor line and CCFL are that CCFL has excluded the filament contained in floor line. Generally the simpler

mechanical configuration, and efficient, therefore small CCFL are used as a source for liquid crystal displays ("LCD") of backlighting. LCD is a color or monochrome -- an imitation -- it is widely used as a display followed and kicked on a luggable computer, television and an airplane, or the device panel of an automobile.

[0004] However, a high alternating current ("ac") electrical potential difference is needed for starting and operating CCFL. Typical starting voltage is 1,000-volt AC (Vac), and typical operating voltage is about 600Vac. In order to generate high alternating voltage from direct-current ("dc") power sources, such as a dc-battery in which a recharge is possible, a luggable computer, and television, a device panel, the activity of the dc/ac inverter which has a step-up transformer is included.

[0005] The CCFL inverter circuit of a current place most is based on the circuit generally known as a current supply source Royer circuit. The Royer circuit shown with the general cross reference sign 10 in drawing 1 is equipped with two NPN bipolar transistors 12 and 14 with the saturable magnetic device transformer 16. Each collector 18 of transistors 12 and 14 is connected to the opposite edge of the primary winding 22 of a transformer 16, respectively. The centre tap 24 of a transformer 16 is connected to the forward terminal 26 of a dc-battery 28. It connects with juxtaposition at the circuit touch-down of the Royer circuit 10, and the emitter of transistor 12/14 also connects the negative terminal 34 of a dc-battery 28 to the Royer circuit 10. The feedback secondary winding 36 of a transformer 16 is connected between the bases 38 of transistors 12 and 14. Bias resistance 42 is connected between the base 38 of a transistor 12, and the forward terminal 26 of a dc-battery 28. CCG44 and the decoupling capacitor 46 -- the power output secondary of a transformer 16 -- it connects with a serial ranging over 48. In relation to the nonlinear permeability of the saturable magnetic device transformer 16, the self-oscillation of the circuit 10 is carried out with the nonlinear current gain characteristics of the bipolar transistors 12 and 14. Therefore, the Royer circuit 10 does not require what kind of external clock or

driver line to transistors 12 and 14.

[0006] Fundamentally, the Royer circuit 10 is a fixed electrical-potential-difference inverter. That is, pressure up of the circuit 10 is carried out by the constant ratio proportional to the number of turns on the secondary winding divided with the number of turns on a primary winding. Consequently, a Royer circuit cannot maintain fixed output voltage, when input voltage or the load current changes. Therefore, in order to supply power to a Royer circuit, generally a regulator circuit is used. Usually, the regulator circuit which is a switch mode pressure-lowering converter will supply fixed input power to a Royer circuit, and an output load, for example, CCFL, will receive fixed power.

[0007] Drawing 2 is describing the typical current supply source Royer circuit combined with the regulator circuit. The Royer circuit which was described by drawing 2 and described by drawing 1, and a common component have the same reference number distinguished by prime ("'). The regulator circuit described by drawing 32 possesses the PNP power control transistor 52, a freewheeling diode 54, an inductor 56, the current sensing resistance 58, and the switching regulator controller 62. power -- control -- a transistor -- 52 -- an emitter -- 64 -- a dc-battery -- 28 -- ' -- forward -- a terminal -- 26 -- ' -- connecting. The collector 66 of the power control transistor 52 is connected to the centre tap 24 of primary-winding 22' of transformer 16', and the cathode 68 of a freewheeling diode 54 at an inductor 56 and a serial. The anode plate 72 of a freewheeling diode 54 is connected to circuit touch-down. The current sensing resistance 58 is connected to a serial between emitter 32' of transistors 12 and 14, and circuit touch-down. The LT1182 or LT1183 CCFL/LCD contrast duplex switching regulator integrated circuit ("IC") marketed by the linear technology of California Milpitas is sufficient as the switching regulator controller 62, and it connects the current sensing input terminal 74 to branching between emitter 32' and the current sensing resistance 58. a switching regulator -- a controller -- 62 -- a power input -- a terminal -- 76 -- a dc-battery -- 28 -- ' -- forward -- a terminal -- 26 -- ' -- connecting. It connects with the base 82 of the power control transistor 52,

and by turns, the output terminal 78 of the switching regulator controller 62 turns ON the power control transistor 52 first, and, subsequently to OFF, carries out the power control transistor 52.

[0008] Since Royer circuit 10' described by drawing 2 uses the regulator connected to two steps of power conversion, i.e., the electric power supply Royer circuit of drawing 1, and a serial, the electric effectiveness is comparatively low, namely, is about 70 - 80%. Since LCD backlighting consumes a significant quantity of power, i.e., 20%, to 30% in a luggable computer or television, the superfluous power consumption by the Royer circuit decreases intentionally the amount of operating times offered by all charge dc-batteries. Furthermore, a transformer 16 or 16' needs four coils, it connects with a serial and the two provide a primary winding with a centre tap 24 or 24'. The high tension generated ranging over power output secondary 48 or 48' as four-volume lineation therefore a transformer 16, or 16' is comparatively difficult to manufacture, and has the inclination to cause arc failure.

[0009]

[Problem(s) to be Solved by the Invention] Therefore, a one division target of this invention is offering the power source with which it was improved for CCFL. Other objects of this invention are offering the electric more efficient power source for CCFL. Other objects of this invention are offering the simpler power source for CCFL. Other objects of this invention are offering the power source for CCFL which has only power conversion of a single stage. other objects of this invention -- those for CCFL -- dependability -- it is -- and the cost price -- it is offering an effective power source. Other objects of this invention are that components supply few power sources for CCFL. Other objects of this invention are decreasing the electric energy consumed in a LCD tooth-back exposure.

[0010]

[Means for Solving the Problem and its Function] This invention is a switch mode power source which says briefly and energizes a cold cathode fluorescent lamp ("CCFL"). This switch mode power source is changed into the high alternating

current ("ac") output voltage which can supply comparatively low direct-current ("dc") input voltage to CCFL. This switch mode power source possesses the first solid state switch which has the source terminal which may also be called the first main terminal, and is connected to the circuit touch-down of this switch mode power source. The drain terminal which can also be called the second main terminal of this first solid state switch is connected to the primary winding of a step-up transformer. This primary winding and secondary winding of this transformer are preferably arranged around the core which has linearity permeability. This secondary winding has at least 10 times and the number of more [desirable and / 100 times] turns from 50 from the number of turns of this primary winding. This primary winding has the second edge connected with the power supply terminal to this switch mode power source.

[0011] The source terminal which can also be called the first main terminal of the second solid state switch is preferably connected with the above-mentioned power supply terminal at the second edge of the above of the primary winding of said transformer. The capacitor contained in this switch mode power source has the first terminal linked to the drain terminal which can also be called the second main terminal of said second solid state switch. The second terminal of this capacitor is preferably connected to the first edge of the drain terminal of said first solid state switch, and the primary winding of the above-mentioned transformer. Thus, the second solid state switch of a series connection and a capacitor are connected to the primary winding of the above-mentioned transformer, and juxtaposition.

[0012] The controller circuit included in this switch mode power source transmits a signal to the above-mentioned first and the second solid state switch, and switches on / turns off switches, such as this. This second solid state switch is off, and while this first solid state switch is ON, a current flows through the primary winding and this first solid state switch of the above-mentioned transformer. This first solid state switch is off, and while this second solid state switch is ON, a current flows through this primary winding, the second above-mentioned solid

state switch of a series connection, and a capacitor. The above-mentioned controller circuit turns on / turns off this first and the second solid state switch on a frequency higher than the resonance frequency of the parallel resonant circuit formed with the capacitance of this capacitor, and the primary INGUKU wardrobe of the above-mentioned transformer.

[0013] the decoupling capacitor contained in this switch mode power source -- 2 of the above-mentioned transformer -- it connects with the first edge of order volume flame at a serial. The second terminal of this decoupling capacitance and the second edge of this secondary winding offer the alternating current power output terminal to this switch mode power source to which CCFL may be connected.

[0014] Other objects, the configuration, an operation, and effectiveness of this invention, such as this, will be easily understood by this work engineer in the field which belongs this invention from detailed explanation of the following of a desirable example which is illustrated in various drawing drawings to attach.

[0015]

[Example] Drawing 3 has illustrated the example with the desirable switch mode CCFL power source by this invention using the general reference mark 100. The CCFL power source 100 contains the first solid state switch 102 of a power N-channel metallic-oxide silicon electric field effect mold transistor ("MOSFET") gate control. This first solid state switch 102 contains the drain terminal 104 linked to the first edge 106 of the primary winding 108 of a step-up transformer 112. The second edge 114 of this primary winding 108 is usually connected to 5 volts and the forward electrical-potential-difference power supply terminal 116 with which 24 volts of electrical potential differences VIN of the range of dC are supplied to this CCFL power source 100. Moreover, the source terminal 122 of the second solid state switch 124 of a P-channel MOSFET gate control is connected to this power supply terminal 116. A capacitor 126 connects the drain terminal 128 of this second solid state switch 124 with both the drain terminal 104 of the first solid state switch 102 of the above, and the primary winding 108 of the

above-mentioned step-up transformer 112. This capacitor 126 is suitable so that the straight polarity terminal may connect with the drain terminal 104 of this first solid state switch 102. Both this first solid state switch 102 and the second solid state switch 124 of the above really contain a backward diode respectively. This first solid state switch 102 and this second solid state switch 124 are Siliconix of California Santa Claus KURARA, and model Si9939 DY-MOSFET marketed by Inc. preferably.

[0016] The secondary winding 132 of the above-mentioned step-up transformer 112 is connected to the decoupling capacitor 134 and a serial like the Royer circuit 10. CCFL136 is connected to the end child of this decoupling capacitor 134 and the end of the above-mentioned secondary winding 132 which constitute this power output terminal for the CCFL power sources 100 at a serial. However, in contrast with the nonlinear permeability of the saturable magnetic device ingredient which must be adopted to said transformer 16 in the Royer circuit 10 of said conventional technique, the linearity permeability ferrite ingredient with which this CCFL power source 100 is not saturated normally working forms the core of the above-mentioned step-up transformer 112. this step-up transformer 112 -- several turns of the above-mentioned secondary winding 132 -- N2 and up Norikazu -- several turns of degree coil 108 -- between N1, it is at least 10:1 and, generally has the ratio of the range of 50:1 to 100:1.

[0017] The Pulse-Density-Modulation controller IC 142 is preferably used for this CCFL power source 100. The N-channel MOSFET driving signal from N-channel actuation output pin 144 to the gate terminal 146 (it can also be called the control terminal of this first solid state switch 102) of the first solid state switch 102 of the above. Moreover, the P-channel MOSFET driving signal from P-channel actuation output pin 148 is supplied to the gate terminal 152 (called the control terminal of this second solid state switch 124) of the second solid state switch 124 of the above. providing the first solid state switch 102 of the above, and this second solid state switch with a driving signal -- in addition, current sensing which actuation of this CCFL power source 100 takes the above-mentioned controller

IC again so that it may explain below at a detail, feedback compensation, and lighting -- weakening -- functions, such as control, a duty-cycle limit, and a clock oscillation, are offered.

[0018] The above-mentioned controller IC 142 contains the volt input pin 162 which connects to a power supply terminal 116 the ground pin 158 which connects this controller IC 142 to circuit touch-down electrically, and this controller IC 142. Within this control IC 142, the volt input contact pin 162 is connected with a field effect transistor ("FET") 166 in the undervoltage lockout circuit 168. The output terminal 172 of this undervoltage lockout circuit 168 is connected to the gate terminal 174 of FET166. While the electrical potential difference supplied to the volt input pin 162 of the above-mentioned controller IC 142 exceeds the threshold set up by this undervoltage lockout circuit 168, the signal from the above-mentioned output terminal 172 supplied to the above-mentioned gate terminal 174 is maintained turning ON the above FET 166. However, if the electrical potential difference supplied to the volt input pin 162 of the above-mentioned controller IC 142 becomes lower than a predetermined threshold lower than V_{IN} , the signal from the above-mentioned output terminal 172 supplied to the above-mentioned gate terminal 174 will turn OFF the above FET 166, and will interrupt actuation of this control circuit IC 142 by it.

[0019] The above-mentioned controller IC 142 contains the enabling pin 176 connected to the above-mentioned undervoltage lockout circuit 168 within this controller IC 142 again. If the seal of approval of the specific electrical potential difference is carried out to this enabling pin 176, this undervoltage lockout circuit 168 will turn OFF the above FET 166, even if the electrical potential difference supplied to the above-mentioned volt input pin 162 even if exceeds the threshold beforehand set up by this undervoltage lockout circuit 168. The power management computer program executed with the central-process unit ("CPU") contained in a luggable computer by the above-mentioned enabling pin 176 manages the power consumption of a computer with sufficient convenience by turning on / turning off LCD background lighting.

[0020] If the above FET 166 is turned on, the drain terminal 178 of this FET 166 will supply power to an oscillator 182, set/reset flip-flop 184, N-channel current amplifier 186, and the reversal P-channel current amplifier 188. The resistance terminal 192 of this oscillator 182 is connected to the resistance pin 194 of the above-mentioned controller IC 142. The capacitor terminal 196 of this oscillator 182 is connected to the capacitor pin 198 of this controller IC 142. The timing resistance 202 and the timing capacitor 204 are connected with the above-mentioned resistance pin 194 and this capacitor pin 198 between circuit touch-down, respectively. The resistance of this timing resistance 202 and the capacitance of this timing capacitor 204 are chosen so that the above-mentioned oscillator 182 may send on the frequency of about 100 to 150kHz ("KHz").

[0021] The above-mentioned oscillator 182 supplies a signal to the setting-out input terminal 208 on this frequency of 100 to 150kHz from an output terminal 206, and sets the above-mentioned flip-flop 184. The capacitor terminal 196 of this oscillator 182 and the capacitor pin 198 of the above-mentioned controller IC 142 are connected to the non-inversed input terminal 212 of a comparator 214 again. If the saw-tooth-wave wave in normal actuation of this oscillator 182, therefore the capacitor pin 198 of this controller IC 142 exceeds the electrical potential difference in the reversal input 216 of this comparator 214, this comparator 214 will transmit an output signal to the reset terminal input terminal 218 which resets the above-mentioned set/reset flip-flop 184. Thus, the above-mentioned oscillator 182 and the above-mentioned capacitor 214 set / reset this set/reset flip-flop 184 on the oscillation frequency of this oscillator 182 by turns.

[0022] The above-mentioned set/reset flip-flop 184 supplies an output signal to the input of the open circuit 222 before close. This open circuit 222 before close supplies a separate output signal to the input of the above-mentioned N-channel amplifier 186 and the above-mentioned P-channel current amplifier 188, respectively. The output signal from this N-channel current amplifier 186 and this P-channel current amplifier 188 is connected with said N-channel actuation output pin 144 and P-channel actuation output pin 148, and supplies a driving

signal to the gate terminals 146 and 152 of said gate control solid state switches 102 and 124, respectively.

[0023] It drives with the signal from the above-mentioned controller IC 142, and the first solid state switch of the above and the above-mentioned solid state switch 124 operate in complementary duty-cycle mode. Consequently, by turns, while the driving signal supplied to each gate terminal 146 and 152 of the above-mentioned gate control solid state switches 102 and 124 by this controller IC 142 turns ON one switch 102 or 124, it turns OFF other switches 102 or 124. It is made, as for the above-mentioned open circuit 222 before close included in this controller IC 142, for these both gate control solid state switches 102 and 124 not to be turned on simultaneously.

[0024] The current sensing resistance 232 is connected with the source terminal 234 circuit touch-down of the first solid state switch 102 of the above. The electrical potential difference in this current sensing resistance 232 is supplied to the feedback voltage input pin 234 of the above-mentioned controller IC 142 through feedback resistance 234. Within this controller IC 142, this feedback voltage is supplied to the inversed input terminal 242 of the error amplifier 244. The output terminal 246 of this error amplifier 244 is connected with the feedback capacitor pin 248 of this controller IC 142 within this controller IC 142. The feedback capacitor 252 is connected between this feedback capacitor pin 248 and the above-mentioned feedback voltage input pin 238. Thus, it is constituted and the above-mentioned error amplifier 244 operates as an integrator to the feedback voltage signal supplied to the above-mentioned feedback resistance 236. In addition to the negative feedback offered by the above-mentioned feedback capacitor 252 described by drawing 3, this error amplifier 244 includes the internal resistance nature feedback which is not shown in drawing 3 again. This internal resistance nature feedback stabilizes the direct-current output voltage of amplifier, and restricts the maximum dc gain of this error amplifier 244. therefore, the average electrical potential difference in which the output signal from this error amplifier 244 appears ranging over the above-mentioned current

sensing resistance 232 -- comparatively, to long duration change, comparatively gently, it is a ms and answers.

[0025] The above-mentioned controller IC 142 includes the electrical-potential-difference criteria 262 again. The seal of approval of these electrical-potential-difference criteria 262 is carried out to the first terminal of the first voltage-divider resistance 264 which has the second terminal by which the fixed electrical potential difference was connected to the non-inversed input terminal 266 of the above-mentioned error amplifier 244. The second voltage-divider resistance 268 is connected with this non-inversed input terminal 266 within a controller IC 142 between circuit touch-down. the lighting of this controller IC 142 -- weakening -- the control-input pin 272 -- this resistance 268 -- LCD lighting -- weakening -- it connects with juxtaposition at both the control variable resistance 274 and the filter capacitor 276. It connects with the above-mentioned resistance 264 and a serial, and these parallel connection resistance 268 and 274 divides the fixed electrical potential difference supplied by the above-mentioned electrical-potential-difference criteria 262. The above-mentioned error amplifier 244 is compared with the feedback voltage to which said inversed input terminal 242 receives the electrical potential difference supplied to the above-mentioned non-inversed input terminal 266 by this voltage divider from said current sensing resistance 232. The signal from the output terminal 246 of this error amplifier 244 is proportional to the difference of the electrical potential difference by which a seal of approval is carried out to this inversed input terminal 242 and a non-inversed input terminal 266, and is supplied to the reversal input 216 of said comparator 214 as reference voltage. In this way, the electrical potential difference of the signal generated by the above-mentioned error amplifier 244 controls the location where the output signal from this comparator 214 accompanies the saw-tooth-wave wave supplied to said said non-inversed input terminal 212 reset set/reset flip-flop 184.

[0026] The above-mentioned controller IC 142 contains the TSUENA diode 282 connected between the reversal input 216 of the above-mentioned comparator

214, and circuit touch-down again. The dielectric breakdown voltage of this TSUENA diode 282 is chosen so that the maximum electrical potential difference by which a seal of approval is carried out to the reversal input 216 of this comparator 214 may restrict lower than 67% of maximum set up beforehand the duty cycle of said first solid state switch 102. That is, the TSUENA diode 282 restricts the electrical potential difference by which a seal of approval is carried out to the reversal input 216 of the above-mentioned comparator 214 to the maximum from which the ON time amount over this first solid state switch 102 becomes below the two times of the ON time amount over the second solid state switch 124 of the above.

[0027] The time of day t1 on the second switch gating waveform 302 which describes the electrical potential difference between the gate terminal 152 of the second solid state switch 124 of the above and the drain terminal 128 shows the initiation of the forward half cycle of a driving signal by which a seal of approval is carried out to the gate terminals 146 and 152 of the gate control solid state switches 102 and 124 about drawing 4. In time of day t1, the second solid state switch 124 becomes off with the signal supplied from P-channel actuation output pin 148 of this second solid state switch 124. In the time of day t2 on the first switch gating waveform 304 which describes the electrical potential difference between the gate terminal 146 of the first solid state switch 102, and the source terminal 234, the signal transmitted from N-channel actuation output pin 144 of a controller IC 142 turns ON the first transistor switch 102 immediately after that. ON-ization of the first solid state switch in time of day t2 carries out the seal of approval of the forward electrical potential difference to the second edge 114 from the first edge 106 ranging over a primary winding 108 as described by the primary-winding voltage waveform 306. The above-mentioned primary winding 108 and the first solid state switch 102 are flowed as a current is expressed with the arrow head in drawing 3 by the seal of approval of this electrical potential difference over this primary winding 108 and the sign is carried out by Ip, and as drawing 4 is shown by the first switch drain -> source current wave IDS.

[0028] up Norikazu -- if a current flows through it by carrying out the seal of approval of the electrical potential difference ranging over degree coil 108, an electrical potential difference will be guided ranging over the secondary winding 132 of the above-mentioned step-up transformer 112. Ranging over said series-connection decoupling capacitor 134 and CCFL, the seal of approval of the electrical potential difference over this secondary winding 132 is carried out. with the electrical potential difference over this secondary winding 132, an arrow head is expresses a current in drawing 3 -- having -- and drawing 4 -- setting -- a secondary-winding wave -- the above-mentioned series-connection decoupling capacitor 134 and CCFL136 are flowed as expressed by 312. This current is continues flowing the first switch gating waveform 304 top of drawing 4 to the secondary winding 132 of the above-mentioned step-up transformer 112 from time of day t2 to time of day t3.

[0029] A part of current which flows the first solid state switch 102 of the above constitutes the magnetizing current I_M over the core of the above-mentioned step-up transformer 112. Starting at time of day t1, this magnetizing current I_M shown in drawing 4 according to the magnetization current wave form 314 increases by rate $V/N/L_p$. Here, L_p is the inductance of the primary winding 108 of this step-up transformer 112. The current I_p which flows the first solid state switch 102 of the above in a forward half cycle is expressed with first switch drain -> source current wave 308, is carried out [sum / of this magnetizing current I_M and the alternating current which flows said CCFL136], is, and is : (N_2/N_1) , i.e., $I_p = I_{sx}$. Here, N_2 and N_1 are the numbers of turns of the primary winding 108 of the above-mentioned step-up transformer 112, and a secondary winding 132, respectively.

[0030] In the time of day t3 of the first switch gating waveform 304, the first solid state switch 102 of the above becomes off, and expresses initiation of the negative half cycle of the electrical potential difference over the above-mentioned primary winding 108. It reverses as the electrical potential difference over this primary winding 102 and the above-mentioned secondary winding 132 is shown

by the primary-winding voltage waveform 306 of drawing 4 in instant at time of day t3. By the inversion of the electrical potential difference over this primary winding 108, a current lets the above-mentioned series-connection capacitor 126 and the second solid state switch 124 pass, lets the backward diode first unified in this second solid state switch 124 pass, and flows in the shape of a loop formation. In time of day t3, the magnetizing current IM begins to decrease as expressed according to the magnetization current wave form 314. Immediately after time of day t3, this second solid state switch 124 is turned on in the time of day t4 on the above-mentioned second switch gating waveform 302. If this second solid state switch 124 is turned on, a twist will flow for a source terminal from the drain terminal 128 of this second solid state switch 124 rather through the backward diode with which most currents which flow the primary winding 108 of the above-mentioned step-up transformer 112 were then unified in this second solid state switch 124.

[0031] Letting the negative whole half cycle from t1 to t4 pass, the magnetizing current IM from the above-mentioned primary winding 108 part flows the above-mentioned series-connection capacitor 126 and the second solid state switch 124. The electrical potential difference over the stable state working of this CCFL power source 100 and this capacitor 126 becomes dc value of abbreviation regularity. Under this situation, the stable state electrical potential difference over this capacitor 126 is calculable with an equal to $V_{IN} \cdot D / (1-D)$. Here, D is the on-duty cycle of the first solid state switch 102 of the above. All the substantial currents that flow CCFL 136 are supported by the magnetizing current IM of the above-mentioned step-up transformer 112 among this negative half cycle.

[0032] the time of day t5 on said second switch gating waveform 302 -- up Norikazu -- the instant shows the termination of the above-mentioned negative cycle of the electrical potential difference over degree coil 108, and the second solid state switch 124 of the above comes to be alike of an instant off is expressed. If this second solid state switch 124 is turned on, it will recover to the operating state to which the operating state of this CCFL power source 100

exists in said time of day t1.

[0033] On the other hand, as for law, the inductance and the above-mentioned capacitance of the above-mentioned step-up transformer 112 form a parallel resonant circuit, and CCFL is considering the load which analyzes actuation of this CCFL power source 100 in the above-mentioned negative cycle, time amount t_{t3-t4} to t_{5-1} [i.e.,], and which was connected to juxtaposition at both the above-mentioned primary winding 108 and the above-mentioned capacitor 126. Thus, if analyzed, the resonance frequency of this step-up transformer 112 and this capacitor 126 must be much lower than the actual clock frequency of this CCFL power source 100. Preferably, the clock frequency of this CCFL power source 100 is desirable, and the INGUKU wardrobe of this step-up transformer 112 and the capacitance of this capacitor 126 are chosen from 7 of the above-mentioned resonance frequency so that resonance frequency which is 10 times larger may be set up. the inside of said forward cycle, and up Norikazu -- about [which flows degree coil 108 / of Current I_p] -- while one half energizes actuation of CCFL136, other one half of I_p increases the energy accumulated in the INGUKU wardrobe of the above-mentioned step-up transformer 112. The energy accumulated in the INGUKU wardrobe of this step-up transformer 112 energizes actuation of CCFL136 among the above-mentioned negative half cycle. In this way, this CCFL power source 100 supplies power CCFL136, i.e., the load of the above-mentioned step-up transformer 112, into each forward half cycle in actuation of this CCFL power source 100, and each negative half cycle.

[0034] The electric energy which this CCFL power source 100 supplies to CCFL136 is proportional to the electrical potential difference by which the seal of approval was carried out to this power supply terminal with which the average current which flows from said power supply terminal 116 to circuit touch-down was multiplied between circuit touch-down. The average electrical potential difference by which a seal of approval is carried out to feedback resistance 236 by branching with the source terminal 234 of the first solid state switch 102 of the

above and said current sensing resistance 232 is proportional to the current which flows from the above-mentioned power supply terminal 116 to circuit touch-down. Actuation of said controller IC 142 stabilizes the average current which stabilizes the average current which adjusts each duty cycle of the above-mentioned gate control solid state switches 102 and 124, and flows the above-mentioned current sensing resistance 232, and flows between this power supply terminal 116 and circuit touch-down through the primary winding 108 of the above-mentioned step-up transformer 112 corresponding to it. the relative amount of the current which flows the above-mentioned current sensing resistance 232 -- said LCD lighting -- weakening -- it can change by adjusting the resistance of the control variable resistance 274. this LCD lighting -- weakening -- if the resistance of control variable resistance is changed, the magnitude of the feedback stabilization average current which flows this current sensing resistance 232, i.e., the average current which flows between the above-mentioned power supply terminal 116 and circuit touch-down through the primary winding 108 of the above-mentioned step-up transformer 112, will be fluctuated.

[0035]

[Effect of the Invention] Since all on the data of the energy supplied to this CCFL power source 100 are supplied to direct CCFL136 except for the energy which the resistance heating of electronic parts dissipates, and the energy lost through loss association in the components of the above-mentioned step-up-transformer 112 grade, the full-electric effectiveness of this CCFL power source 100 is more nearly intentionally [than the electric effectiveness of current supply source Royer circuit 10' shown in drawing 2] high. Although the effectiveness of this power supply circuit 10' was about 70 - 80% like [the above-mentioned] in this way, the effectiveness of the CCFL power source 100 appropriately constituted according to this invention is about 90%. Since a LCD tooth-back exposure consumes about 20 to 30% which requires a luggable computer for operating of power, 10 to 20% of reduction of electric energy which takes LDC to carry out a tooth-back exposure increases the operating time offered by all charge dc-

batteries 6% from 2%.

[0036]

[Industrial up availability] Although this invention was attached to the current place and the desirable example and it was indicated, this disclosure should be purely understood to be an instantiation-thing and should not be interpreted as what limits invention. That is, although the CCFL power source 100 by this invention possesses MOSFETs to the gate control solid state switches 102 and 124 for example, preferably, according to this invention, a circuit can also be embodied using the bipolar transistor connected to discrete diode and juxtaposition. In embodiment with the bipolar transistor of this CCFL power source 100, the MOSFET gate control solid state switches 102 and 124 will be replaced by the bipolar NPN transistor. Therefore, the source of MOSFET is exchanged for the emitter of a bipolar transistor, and the gate of MOSFET is exchanged for the base of a bipolar transistor, and the drain of MOSFET is exchanged for the collector of a bipolar transistor.

[0037] Similarly, sequence of the second solid state switch 124 of a series connection and a capacitor 126 can be made into reverse from what was indicated upwards to the desirable example. But in order to supply a control signal to the gate terminal 152 of the second solid state switch 124 in that case, the complicated controller IC 142 will be required. Similarly, although the core of a step-up transformer 112 is preferably made from a linearity permeability ferrite ingredient, it can also be made from a nonlinear permeability ferrite ingredient. But this nonlinear permeability ingredient will fall the conversion efficiency of the CCFL power source 100.

[0038] Therefore, without deviating from the pneuma and the range of this invention, modification, correction, and/or alternative-application of this invention versatility does not have misgiving, either, and will be suggested to this work engineer that read through the above disclosure. Therefore, the claim of this application should be interpreted as what includes all modification, correction, or

alternative-application as a thing applicable to the true pneuma of this invention, and within the limits.

[Translation done.]

*** NOTICES ***

JPO and NCIP are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is a circuit diagram describing the Royer circuit by the conventional technique.

[Drawing 2] It is a circuit diagram describing a current supply source Royer circuit including the input power regulator circuit by the conventional technique.

[Drawing 3] It is a circuit diagram describing the CCFL power source by this invention.

[Drawing 4] It is drawing describing the various electric waves produced working [the CCFL power source described by drawing 3].

[Description of Notations]

100: Power-source for switch mode CCFL; 102: First solid state switch; 104: Drain terminal [of this first solid state switch]; 112: Step-up-transformer; 108: Primary-winding; 106: First edge [of a primary winding]; 114: Second edge [of a primary winding]; 132: Secondary-winding; 116: Power supply terminal; 124:

Second solid state switch; 122: Source terminal [of this second solid state switch]; 126: Capacitor; 128: Drain terminal [of this second solid state switch]; 134: Decoupling capacitor; 136: CCFL; 142: -- pulse-width-modulation controller IC; 144: N-channel actuation output pin; 146: -- gate terminal [of the first solid state switch]; -- 148 :P - channel actuation output pin; -- gate terminal [of the second solid state switch of the 152:above]; -- 162:volt input pin; -- a 166:field effect transistor ; (FET) 164: Source terminal [of this FET]; 168: Undervoltage lockout circuit; 172: Output terminal [of this circuit]; 174: Gate terminal [of this FET]; 176: Enabling pin; 178: Drain terminal [of Above FET]; 182: Oscillator; 184: Set/reset flip-flop; 186: N-channel current amplifier; 188: P-channel current amplifier; 192: Resistance terminal [of the above-mentioned oscillator]; 194: Resistance pin [of Above IC]; 196: Capacitor terminal [of the above-mentioned oscillator]; 198: Capacitor pin; 202: Timing pin; 204: Timing capacitor; 206: Output terminal [of the above-mentioned oscillator]; 208: Set input terminal [of the above-mentioned flip-flop]; 214: Comparator; 212: Non-inversed input terminal [of this comparator]; 216: Reversal input [of this comparator]; 218: The above-mentioned flip-flop Reset input terminal; 222: Open circuit before close; 232: Current sensing resistance; 234: Source terminal [of the first solid state switch of the above]; 236: Feedback resistance; 238: Feedback voltage input pin; 244: Error amplifier; 242: Inversed input terminal [of this amplifier]; 246: Output terminal [of this amplifier]; 248: Feedback capacitor pin; 252: Feedback capacitor; 262:electrical-potential-differences criteria; 264: -- voltage-divider resistance [of ** a first]; -- non-inversed input terminal; 268: of the 266:above-mentioned error amplifier -- second voltage-divider resistance; 272: -- lighting -- weakening -- control-input pin; -- 274:LCD lighting -- weakening -- control variable-resistance; -- 282:TSUENA diode.

[Translation done.]

* NOTICES *

JPO and NCIP are not responsible for any damages caused by the use of this translation.


1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.**** shows the word which can not be translated.


3.In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]




[Drawing 2]



[Drawing 3]



[Drawing 4]



[Translation done.]

(51) Int.Cl.⁶

H 0 5 B 41/24

識別記号

庁内整理番号

F I

H 0 5 B 41/24

技術表示箇所

H

審査請求 未請求 請求項の数20 書面 (全 10 頁)

(21) 出願番号 特願平9-114148

(22) 出願日 平成9年(1997) 3月27日

(31) 優先権主張番号 0 8 / 6 3 3 . 2 2 1

(32) 優先日 1996年4月16日

(33) 優先権主張国 米国 (US)

(71) 出願人 596169978

オーツ・マイクロ・インク

O▲2▼ Micro, Inc.

アメリカ合衆国カリフォルニア州95054サ

ンタ・ク ラーラ、グレートアメリカ・パ

ークウェイ4800 スイート515

(72) 発明者 クワン・エイチ・リウ

アメリカ合衆国カリフォルニア州94087サ

ニーバー ル、ジェラ・ウェイ714


(74) 代理人 河上 紘範

(54) 【発明の名称】 より高い周波数の冷陰極蛍光灯電源

(57) 【要約】

【目的】 冷陰極蛍光灯 ("CCFL") を付勢する、より簡単で、電氣的効率が高く、高信頼性で且つ原価有効な切り換えモード電源を提供する。

【構成】 CCFL用切り換えモード電源は、昇圧変圧器の一次巻線に直列に接続する第一の半導体スイッチを有する。一次巻線と該一次巻線よりターン数が多い二次巻線は、線形透磁率を有する変圧器磁心の周りに配置される。直列接続第二半導体スイッチ及びキャパシタは変圧器の一次巻線に並列に接続する。制御回路は信号を送り上記スイッチをオン／オフする。該制御回路は上記変圧器のインダクタンスと上記キャパシタのキャパシタンスにより形成される共振回路の共振周波数より高い周波数で、上記第一と第二の半導体スイッチをオン／オフする。減結合キャパシタは、上記変圧器の二次巻線の第一の端部に直列に接続する。該減結合キャパシタの第二の端子上記二次巻線の第二の端部は、CCFLが接続されるこの切り換えモード電源用交流電力出力端子を提供する。



【特許請求の範囲】

【請求項1】 比較的低い直流入力電圧を冷陰極蛍光灯に供給し得る高い交流出力電圧に変換する冷陰極を付勢する切り換えモード電源であって、

第一の主端子、第二の主端子及び制御端子を有し、該第一の主端子は上記切り換えモード電源に連結される構成の第一の半導体スイッチと、

一次インダクタンスを有する一次巻線と二次巻線を有し、該一次巻線と二次巻線は磁心の周りに配置され、該二次巻線は該一次巻線のターン数の少なくとも10倍のターン数を有し、該一次巻線の第一の端子は前記第一の半導体スイッチの第二の主端子に接続する昇圧変圧器であって、該変圧器と該第一の半導体スイッチは直列に接続し、そして上記一次巻線は前記切り換えモード電源用電源に連結された第二の端子を有する構成の昇圧変圧器と、

第一の主端子、第二の主端子及び制御端子を有する第二の半導体スイッチであって、キャパシタンスを有するキャパシタは該第二の半導体スイッチの上記主端子の一つに接続する第一の端子を有し、該第二の半導体スイッチと上記キャパシタは直列に接続し、該第二の半導体スイッチの他の主端子と上記キャパシタの第二の端子は前記第一の半導体スイッチの第二の主端子と前記変圧器の一次巻線の第二の端子に、夫々、接続し、上記直列接続第二の半導体スイッチとキャパシタは上記変圧器の一次巻線に並列に接続し、該変圧器の一次インダクタンスと該キャパシタのキャパシタンスは組み合わせられて共振周波数を提供する構成の第二の半導体スイッチと、

前記第一の半導体スイッチの制御端子に接続する第一のスイッチ駆動出力端子と上記第二の半導体スイッチの制御端子に接続する第二のスイッチ駆動出力端子を有する制御回路であって、該制御回路は信号を上記第一の半導体スイッチと上記第二の半導体スイッチに送って該第一の半導体スイッチをまずオンにし、次いでオフにすると共に同時に該第二の半導体スイッチをまずオンにし、次いでオフにし、それによって該第一と第二の半導体スイッチに対して、夫々、デューティサイクルを設定し、該第一の半導体スイッチがオンになり且つ該第二の半導体スイッチがオフになる間、周期的に電流が前記変圧器の一次巻線と上記第一の半導体スイッチを流れるようにし、そして上記第二の半導体スイッチがオンになり且つ上記第一の半導体スイッチがオフになる間、電流が上記一次巻線と前記直列接続第二の半導体スイッチとキャパシタを流れるようにし、前記制御回路は上記第一と第二の半導体スイッチを上記変圧器の一次インダクタンスと上記キャパシタのキャパシタンスが組み合わせられて前記共振周波数より高い周波数でオン／オフする構成の制御回路と、
前記変圧器の二次巻線の第一の端子に接続する第一の端子を有する減結合キャパシタであって、該減結合キャパ

シタと上記二次巻線は直列に接続され、該減結合キャパシタの第二の端子を有し、該二次巻線は冷陰極蛍光灯が接続され得る前記切り換えモード電源の交流電力出力端子を提供する第二の端子を有する構成の減結合キャパシタとから成ることを特徴とする切り換えモード電源。

【請求項2】 前記第一の半導体スイッチと前記第二の半導体スイッチの各々はまた、夫々、ゲート制御半導体スイッチの第一の端子に接続する陽極を有するダイオード具備し、そして上記ゲート制御半導体スイッチに含まれる該ダイオードはまた該ゲート制御半導体スイッチの第二の主端子に接続する陰極を有する構成を特徴とする請求項1に記載する切り換えモード電源。

【請求項3】 前記制御回路が前記第一と第二の半導体スイッチをオン／オフ切り換える周波数は、前記変圧器の一次インダクタンスと前記キャパシタのキャパシタンスを組み合わせられて成る前記共振周波数の少なくとも4倍であることを特徴とする請求項1に記載する切り換えモード電源。

【請求項4】 前記制御回路が前記第一と第二の半導体スイッチをオン／オフ切り換える周波数は、前記変圧器の一次インダクタンスと前記キャパシタのキャパシタンスを組み合わせられて成る前記共振周波数の少なくとも7倍であることを特徴とする請求項3に記載する切り換えモード電源。

【請求項5】 更に前記切り換えモード電源の電力出力端子に接続された冷陰極蛍光灯から成ることを特徴とする請求項1に記載する切り換えモード電源。

【請求項6】 前記変圧器の二次巻線におけるターン数が、一次巻線におけるターン数の少なくとも50倍大きいことを特徴とする請求項1に記載する切り換えモード電源。

【請求項7】 前記変圧器の二次巻線におけるターン数が、一次巻線におけるターン数の少なくとも80倍大きいことを特徴とする請求項6に記載する切り換えモード電源。

【請求項8】 前記制御回路は、該制御回路に供給された電圧が所定の閾値より低い場合、該制御回路の休止動作の不足電圧ロックアウト回路を備えたことを特徴とする請求項1に記載する切り換えモード電源。

【請求項9】 前記制御回路は、前記第一と第二の半導体スイッチの両方が同時にオンにならないようにする閉前開回路を具備したことを特徴とする請求項1に記載する切り換えモード電源。

【請求項10】 前記第一の半導体スイッチがオンになる間、前記変圧器の一次巻線を流れる電流は感知され且つ前記制御回路に供給され、そして前記制御回路は前記第一と第二の半導体スイッチの夫々のデューティサイクルを調整して上記変圧器の一次巻線を流れる平均電流を安定化することを特徴とする請求項1に記載する切り換えモード電源。

【請求項11】 前記変圧器の一次巻線を流れる電流は、前記第一の半導体スイッチと回路接地間に連結された抵抗体により感知されることを特徴とする請求項10に記載する切り換えモード電源。

【請求項12】 前記制御回路は照明強化制御入力ピンを備え且つ前記切り換えモード電源は信号を該照明強化制御入力ピンに印可する照明強化制御手段を備え前記変圧器の一次巻線を流れる平均電流を増減することを特徴とする請求項10に記載する切り換えモード電源。

【請求項13】 前記照明強化制御手段は、前記照明強化制御入力ピンと回路接地間に連結された可変抵抗体具備したことを特徴とする請求項12に記載する切り換えモード電源。

【請求項14】 前記制御回路は照明強化制御入力ピンを備え且つ前記切り換えモード電源は信号を該照明強化制御入力ピンに印可する手段を備え前記変圧器の一次巻線を流れる平均電流を増減することを特徴とする請求項11に記載する切り換えモード電源。

【請求項15】 前記照明強化制御手段は、前記照明強化制御入力ピンと回路接地間に連結された可変抵抗体具備したことを特徴とする請求項14に記載する切り換えモード電源。

【請求項16】 前記制御回路は、前記第一の半導体スイッチのデューティサイクルを所定の最大値より少なく制限するデューティサイクル制限手段を備えたことを特徴とする請求項11に記載する切り換えモード電源。

【請求項17】 前記デューティサイクル制限手段が前記第一の半導体スイッチのデューティサイクルを制限する最大値は67%であることを特徴とする請求項16に記載する切り換えモード電源。

【請求項18】 前記第一の半導体スイッチと前記第二の半導体スイッチは、金属酸化物質シリコン電界効果型トランジスタ("MOSFET")であることを特徴とする請求項11に記載する切り換えモード電源。

【請求項19】 前記第二の半導体スイッチの第一の主端子は前記変圧器の第二の端子に接続し、そして前記キャパシタの第二の端子は前記第一の半導体スイッチの第二の主端子に接続することを特徴とする請求項11に記載する切り換えモード電源。

【請求項20】 前記変圧器の磁心は線形透磁率を有することを特徴とする請求項11に記載する切り換えモード電源。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は、一般に、携帯装置のディスプレイを背面照明するのに用いることが出来る冷陰極蛍光灯("CCFL")用電源、詳しくは、キャパシタを用いて変圧器の磁心をリセットし且つその磁化インダクタンスを用いて負の半サイクル中にエネルギーを

蓄積・伝達する切り換えモード・インバーター回路に関する。

【0002】

【従来の技術】オフィスや家庭の照明に用いられる従来の熱陰極蛍光灯("FL")と同様に、CCFLは高効率で長寿命の光源である。比較すると、自然電球はワット当たりの効率が15から25ルーメンの範囲であるのに対して、FLとCCFLは何れもワット当たり40から60ルーメンの範囲の効率をもつ。更に、自然電球の平均寿命は約1,000時間に過ぎない。しかしながら、FLとCCFLは平均して、10,000時間以上、持続するものである。

【0003】熱陰極FLとCCFLとの間の主な差は、CCFLはFLに含まれるフィラメントを省いていることである。そのより単純な機械的構成と高効率故に、小型CCFLは一般に、液晶ディスプレイ("LCD")用背面照明源として用いられている。LCDは、カラー又はモノクロであるにせよ、携帯用コンピュータやテレビ及び飛行機又は自動車の機器パネルにおけるディスプレイとして広く用いられている。

【0004】しかしながら、CCFLを起動及び動作するのには高い交流("ac")電圧を必要とする。典型的な起動電圧は1,000ボルトAC(Vac)で、典型的な動作電圧は約600Vacである。再充電可能なバッテリー、携帯用コンピュータやテレビ、及び機器パネル等の直流("dc")電源から高い交流電圧を発生するには、昇圧変圧器を有するdc/acインバーターの使用が含まれる。

【0005】現在の処、大半のCCFLインバーター回路は、電流供給Royer回路として一般に知られている回路に基づいている。図1において一般参照符号10で示されているRoyer回路は、可飽和磁心変圧器16と共に二つのNPN双極トランジスタ12と14を備えている。トランジスタ12と14の各々のコレクタ18は、夫々、変圧器16の一次巻線22の対向端に接続する。変圧器16の中央タップ24はバッテリー28の正の端子26に接続する。トランジスタ12TP14のエミッタはRoyer回路10の回路接地に並列に接続し、Royer回路10にはバッテリー28の負の端子34も接続する。変圧器16のフィードバック二次巻線36はトランジスタ12と14のベース38間に接続する。バイアス抵抗42は、トランジスタ12のベース38とバッテリー28の正の端子26間に接続する。CCGL44及び減結合キャパシタ46は、変圧器16の電力出力二次巻48に跨って直列に接続する。可飽和磁心変圧器16の非線形透磁率に関連して双極トランジスタ12と14の非線形電流ゲイン特性により、回路10は自己発振する。従って、Royer回路10は、トランジスタ12と14に対して如何なる外部クロック又はドライバ回路を要しない。

【0006】Royer回路10は基本的には、一定電圧インバーターである。即ち、回路10は、一次巻線上のターン数により分割された二次巻線上のターン数に比例する一定比で昇圧する。その結果、Royer回路は、入力電圧又は負荷電流が変化する場合、一定出力電圧を維持出来ない。従って、電力をRoyer回路に供給する為に、レギュレータ回路が一般に用いられる。通常スイッチモード降圧変換器であるレギュレータ回路は、一定入力電力をRoyer回路に供給し、出力負荷、例えば、CCFLは一定電力を受け取ることになる。

【0007】図2は、レギュレータ回路と組み合わせられた典型的な電流供給Royer回路を描写している。図2に描写されたもので図1に描写されたRoyer回路と共通な素子は、ブライム記号(" ")により区別された同一参照番号をもつ。図32に描写されたレギュレータ回路は、PNP電力制御トランジスタ52、フリーホイーリング・ダイオード54、インダクター56、電流感知抵抗58及びスイッチング・レギュレータ制御器62を具備する。電力制御トランジスタ52のエミッタ64はバッテリー28'の正の端子26'に接続する。電力制御トランジスタ52のコレクタ66は、インダクター56と直列に変圧器16'の一次巻線22'の中央タップ24とフリーホイーリング・ダイオード54の陰極68に接続する。フリーホイーリング・ダイオード54の陽極74は回路接地に接続する。電流感知抵抗58は、トランジスタ12と14のエミッタ32'と回路接地間で直列に接続する。スイッチング・レギュレータ制御器62はカリフォルニア州ミルピタスのリニア・テクノロジーにより市販されているLT1182又はLT1183 CCFL/LCD対照二重スイッチング・レギュレータ集積回路("IC")で良く、その電流感知入力端子74はエミッタ32'と電流感知抵抗58間の分岐に接続する。スイッチング・レギュレータ制御器62の電力入力端子76は、バッテリー28'の正の端子26'に接続する。スイッチング・レギュレータ制御器62の出力端子78は電力制御トランジスタ52のベース82に接続し、交互に、先ず電力制御トランジスタ52を先ずオンにし、次いで電力制御トランジスタ52をオフにする。

【0008】図2に描写されたRoyer回路10'は2段の電力変換、即ち、図1の電力供給Royer回路と直列に接続されたレギュレータを用いているので、その電氣的効率は比較的低く、即ち、約70~80%である。LCD背面照明は携帯用コンピュータやテレビにおいて有意の量の電力、即ち20%から30%、を消費するので、Royer回路による過剰な電力消費は全充電バッテリーにより提供される動作時間量を有意に減少する。更に、変圧器16又は16'は4巻線を必要とし、その二つは直列に接続し一次巻線に中央タップ24又は

24'を提供する。4巻線構造と電力出力二次側48又は48'に跨って発生する高電圧故に、変圧器16又は16'は製造が比較的困難で、電圧故障を起す傾向がある。

【0009】

【発明が解決しようとする課題】従って、この発明の第一目的は、CCFL用の改良された電源を提供することである。この発明の他の目的は、CCFL用の電氣的により効率的な電源を提供することである。この発明の他の目的は、CCFL用のより単純な電源を提供することである。この発明の他の目的は、単一段の電力変換のみを有するCCFL用の電源を提供することである。この発明の他の目的は、CCFL用のより信頼性があり且つ原価有効な電源を提供することである。この発明の他の目的は、部品が少ないCCFL用の電源を供給することである。この発明の他の目的は、LCD背面照射において消費される電力量を減少することである。

【0010】

【課題を解決するための手段とその作用】この発明は、簡潔に云って、冷陰極蛍光灯("CCFL")を付勢する切り換えモード電源である。この切り換えモード電源は、比較的低い直流("dc")入力電圧を、CCFLに供給出来る高い交流("ac")出力電圧に変換する。この切り換えモード電源は、第一の主端子と呼んでも良いソース端子を有し且つ該切り換えモード電源の回路接地に接続する第一の半導体スイッチを具備する。該第一の半導体スイッチの、第二の主端子とも呼べる、ドレイン端子は昇圧変圧器の一次巻線に接続する。該変圧器の該一次巻線と二次巻線は好ましくは、線形透磁率を有する磁心の周りに配置される。該二次巻線は、該一次巻線のターン数より少なくとも10倍、好ましくは50から100倍多いターン数を有する。該一次巻線は、この切り換えモード電源に対する電源端子に連結された第二の端部を有する。

【0011】第二の半導体スイッチの、第一の主端子とも呼べるソース端子は、好ましくは、上記電源端子と前記変圧器の一次巻線の上記第二の端部に接続する。この切り換えモード電源に含まれるキャパシタは、前記第二の半導体スイッチの、第二の主端子とも呼べる、ドレイン端子に接続する第一の端子を有する。該キャパシタの第二の端子は、好ましくは、前記第一の半導体スイッチのドレイン端子と上記変圧器の一次巻線の第一の端部に接続する。このように、直列接続第二半導体スイッチとキャパシタは上記変圧器の一次巻線と並列に接続する。

【0012】この切り換えモード電源に含まれる制御器回路は、信号を上記第一と第二の半導体スイッチに送信して、これ等のスイッチをオン/オフする。該第二の半導体スイッチがオフで且つ該第一の半導体スイッチがオンである間、電流が上記変圧器の一次巻線と該第一の半導体スイッチを通して流れる。該第一の半導体スイッチ

がオフで且つ該第二の半導体スイッチがオンである間、電流は該一次巻線と上記直列接続第二半導体スイッチとキャパシタを通して流れる。上記制御回路は該第一と第二の半導体スイッチを、該キャパシタのキャパシタンスと上記変圧器の一次インダクタンスにより形成される並列共振回路の共振周波数より高い周波数でオン／オフする。

【0013】この切り換えモード電源に含まれる減結合キャパシタは、上記変圧器の二次巻線の第一の端子に直列に接続する。該減結合キャパシタンスの第二の端子と該二次巻線の第二の端子は、CCFLが接続され得るこの切り換えモード電源に対する交流電力出力端子を提供する。

【0014】本発明のこれ等及び他の目的、構成及び作用・効果は、添付する種々の図面に例示されているような好ましい実施例の以下の詳細な説明からこの発明が属する分野における当業技術者により容易に理解されよう。

【0015】

【実施例】図3は、この発明による切り換えモードCCFL電源の好ましい実施例を一般的参照符号100を用いて例示している。CCFL電源100は、パワーマニチャネル金属酸化シリコン電界効果型トランジスタ("MOSFET")ゲート制御第一半導体スイッチ102を含む。該第一半導体スイッチ102は、昇圧変圧器112の一次巻線108の第一の端子106に接続するドレイン端子104を含む。該一次巻線108の第二の端子114は、通常5Vと24Vの間の範囲の電圧 V_N がこのCCFL電源100に供給される正の電圧電源端子116に接続する。また、P-チャネルMOSFETゲート制御第二半導体スイッチ124のソース端子122は該電源端子116に接続する。キャパシタ126は、該第二半導体スイッチ124のドレイン端子128を上記第一半導体スイッチ102のドレイン端子104と上記昇圧変圧器112の一次巻線108との両方に連結する。該キャパシタ126は、その正極性端子が該第一半導体スイッチ102のドレイン端子104に接続するように向いている。該第一半導体スイッチ102と上記第二半導体スイッチ124は両方とも、各々、一体逆ダイオードを含む。該第一の半導体スイッチ102と該第二半導体スイッチ124は、好ましくは、カリフォルニア州サンタ・クララのSiliconix, Inc.により市販されているモデルS1939DY-MOSFETである。

【0016】Royer回路10と同様、上記昇圧変圧器112の二次巻線132は減結合キャパシタ134と直列に接続する。CCFL136は、このCCFL電源100用電力出力端子を構成する該減結合キャパシタ134の一端子と上記二次巻線132の一端に直列に接続する。しかしながら、前記従来技術のRoyer回路1

0において前記変圧器16に対して採用されなければならない可飽和磁心材料の非線形透磁率とは対照的に、このCCFL電源100の正常動作中に飽和しない線形透磁率フェライト材料が上記昇圧変圧器112の磁心を形成する。該昇圧変圧器112は、上記二次巻線132のターン数 N と上記一次巻線108のターン数 N 1の間になくとも10:1で、一般に50:1から100:1の範囲の比を有する。

【0017】このCCFL電源100は、好ましくは、パルス幅変調制御器IC142を採用し、N-チャネル駆動出力ピン144からのN-チャネルMOSFET駆動信号を上記第一半導体スイッチ102のゲート端子146(該第一半導体スイッチ102の制御端子とも呼称することが出来る)へ、またP-チャネル駆動出力ピン148からのP-チャネルMOSFET駆動信号を上記第二半導体スイッチ124のゲート端子152(該第二半導体スイッチ124の制御端子とも呼称される)へ供給する。駆動信号を上記第一半導体スイッチ102と該第二半導体スイッチ124に提供することに加えて、以下に詳細に説明するように、上記制御器ICはまた、このCCFL電源100の動作に要する電流感知、フィードバック補償、照度強化制御、デューティサイクル制限及びクロック発振等の機能を提供する。

【0018】上記制御器IC142は、該制御器IC142を回路接地に電気的に接続する接地ピン158と該制御器IC142を電源端子116に接続する電圧入力ピン162を含む。該制御器IC142内で、電圧入力接続ピン162は電界効果型トランジスタ("FET")166と不足電圧ロックアウト回路168に接続する。該不足電圧ロックアウト回路168の出力端子172はFET166のゲート端子174に接続する。上記制御器IC142の電圧入力ピン162に供給される電圧が該不足電圧ロックアウト回路168により設定される閾値を超える間、上記ゲート端子174に供給される上記出力端子172からの信号は上記FET166をオンにしながら維持する。しかしながら、上記制御器IC142の電圧入力ピン162に供給される電圧が V_{IN} より低い所定の閾値より低くなると、上記ゲート端子174に供給される上記出力端子172からの信号は上記FET166をオフにし、それによって該制御回路IC142の動作を中断する。

【0019】上記制御器IC142はまた、該制御器IC142内で上記不足電圧ロックアウト回路168に接続するエナブル・ピン176を含む。該エナブル・ピン176に特定電圧を印可すると、該不足電圧ロックアウト回路168は、たとえ上記電圧入力ピン162に供給される電圧が該不足電圧ロックアウト回路168により予め設定された閾値を超えても、上記FET166をオフにする。上記エナブル・ピン176により、携帯用コンピュータに含まれる中央処理ユニット("CP

U”)により実行される電力管理コンピュータ・プログラムは、LCD背景照明をオン/オフすることによりコンピュータの電力消費を都合良く管理する。

【0020】上記FET166がオンになれば、該FET166のドレイン端子178は電力を発振器182、セット/リセット・フリップフロップ184、N-チャネル電流増幅器186及び反転P-チャネル電流増幅器188に供給する。該発振器182の抵抗端子192は上記制御器IC142の抵抗ピン194に接続する。該発振器182のキャパシタ端子196は該制御器IC142のキャパシタ・ピン198に接続する。タイミング抵抗202とタイミングキャパシタ204は、夫々、上記抵抗ピン194と該キャパシタ・ピン198と回路接地間に接続する。該タイミング抵抗202の抵抗値と該タイミングキャパシタ204のキャパシタンスは、上記発振器182が約100から150キロヘルツ(“KHz”)の周波数で発信するように選ばれる。

【0021】上記発振器182は、出力端子206からこの100から150KHzの周波数で信号を設定入力端子208に供給して上記フリップフロップ184をセットする。該発振器182のキャパシタ端子196と上記制御器IC142のキャパシタ・ピン198はまた、比較器214の非反転入力端子212に接続する。該発振器182の正常動作故に、該制御器IC142のキャパシタ・ピン198に在る鋸波波形が該比較器214の反転入力216に在る電圧を超えると、該比較器214は出力信号を上記セット/リセット・フリップフロップ184をリセットするリセット端子入力端子218に送信する。このようにして、上記発振器182と上記キャパシタ214は、交互に、該セット/リセット・フリップフロップ184を該発振器182の発振周波数でセット/リセットする。

【0022】上記セット/リセット・フリップフロップ184は出力信号を閉前開回路222の入力に供給する。該閉前開回路222は別個の出力信号を上記N-チャネル増幅器186と上記P-チャネル電流増幅器188の入力に、夫々、供給する。該N-チャネル電流増幅器186と該P-チャネル電流増幅器188からの出力信号は、夫々、前記N-チャネル駆動出力ピン144とP-チャネル駆動出力ピン148に連結され、駆動信号を前記ゲート制御半導体スイッチ102と124のゲート端子146と152に供給する。

【0023】上記制御器IC142からの信号により駆動されて、上記第一半導体スイッチと上記半導体スイッチ124は相補的デューティサイクルモードで動作する。その結果、該制御器IC142により上記ゲート制御半導体スイッチ102と124の夫々のゲート端子146と152に供給される駆動信号は、交互に、一スイッチ102又は124をオンにする一方、他のスイッチ102又は124をオフにする。該制御器IC142に

含まれる上記閉前開回路222は、該ゲート制御半導体スイッチ102と124の両方が同時にオンにならないようにする。

【0024】電流感知抵抗232は上記第一半導体スイッチ102のソース端子234回路接地に連結する。該電流感知抵抗232に在る電圧はフィードバック抵抗234を通して上記制御器IC142のフィードバック電圧入力ピン234に供給される。該制御器IC142内で、このフィードバック電圧は誤差増幅器244の反転入力端子242に供給される。該誤差増幅器244の出力端子246は該制御器IC142内で該制御器IC142のフィードバック・キャパシタ・ピン248に連結される。フィードバック・キャパシタ252は該フィードバック・キャパシタ・ピン248と上記フィードバック電圧入力ピン238間に連結される。このように構成されて、上記誤差増幅器244は、上記フィードバック抵抗236に供給されるフィードバック電圧信号に対する積分器として動作する。図3に描写された上記フィードバック・キャパシタ252により提供される負のフィードバックに加えて、該誤差増幅器244はまた、図3に示されていない内部抵抗性フィードバックを含む。該内部抵抗性フィードバックは増幅器の直流出力電圧を安定化し且つ該誤差増幅器244の最大直流ゲインを制限する。従って、該誤差増幅器244からの出力信号は、上記電流感知抵抗232に跨って現れる平均電圧の比較的長時間変化に対して比較的緩やかに、例えば、ミリ秒で、応答する。

【0025】上記制御器IC142はまた電圧基準262を含む。該電圧基準262は一定電圧を、上記誤差増幅器244の非反転入力端子266に接続された第二の端子を有する第一の電圧分分割器抵抗264の第一の端子に印可する。該非反転入力端子266と回路接地間で制御器IC142内で接続されるのは、第二の電圧分分割器抵抗268である。該制御器IC142の照明弱化作制入力ピン272は該抵抗268とLCD照明弱化作制可変抵抗274とフィルタキャパシタ276の両方に並列に接続する。該並列接続抵抗268と274は上記抵抗264と直列に接続し、上記電圧基準262により供給される一定電圧を分割する。上記誤差増幅器244は、この電圧分分割器により上記非反転入力端子266に供給される電圧を、前記電流感知抵抗232から前記反転入力端子242が受信するフィードバック電圧と比較する。該誤差増幅器244の出力端子246からの信号は、該反転入力端子242と非反転入力端子266に印可される電圧の差に比例し、基準電圧として前記比較器214の反転入力216に供給される。かくして、上記誤差増幅器244からより発生される信号の電圧は、該比較器214からの出力信号が前記セット/リセット・フリップフロップ184リセットする前記非反転入力端子212に供給される鋸波波形に添う位置を制御する。

【0026】上記制御器1C142はまた、上記比較器214の反転入力216と回路接地間に接続されたツェナー・ダイオード282を含む。該ツェナー・ダイオード282の絶縁破壊電圧は、該比較器214の反転入力216に印可される最大電圧が前記第一半導体スイッチ102のデューティサイクルを67%の予め設定された最大値より低く制限するように選ばれる。即ち、ツェナー・ダイオード282は、上記比較器214の反転入力216に印可される電圧を、該第一半導体スイッチ102に対するオン時間が上記第二半導体スイッチ124に対するオン時間の二倍以下になる最大値に制限する。

【0027】図4に関して、上記第二半導体スイッチ124のゲート端子152とドレイン端子128間の電圧を描写する第二スイッチゲート波形302上の時刻 t_1 は、ゲート制御半導体スイッチ102と124のゲート端子146と152に印可される駆動信号の正の半サイクルの開始を示す。時刻 t_1 において、第二半導体スイッチ124は、該第二半導体スイッチ124のP-チャネル駆動出力ピン148から供給される信号によりオフになる。その後、第一半導体スイッチ102のゲート端子146とソース端子234間の電圧を描写する第一スイッチゲート波形304上の時刻 t_2 において、制御器1C142のN-チャネル駆動出力ピン144から送信される信号は第一トランジスタスイッチ102をオンにする。一次巻線電圧波形306により描写されているように、時刻 t_2 における第一の半導体スイッチのオン化は正の電圧を一次巻線108に跨って第一の端子106から第二の端子114に印可する。該一次巻線108に跨ったこの電圧の印可により、電流は、図3における矢印により表され且つ I_p で符号されているように、そして図4において第一スイッチドレイン→ソース電流波形 I_{ps} により示されているように、上記一次巻線108と第一半導体スイッチ102を流れる。

【0028】上記一次巻線108に跨って電圧が印可され且つそれを通して電流は流れると、上記昇圧変圧器112の二次巻線132に跨って電圧が印可される。該二次巻線132に跨る電圧は前記直列接続減結合キャパシタ134とCCFLに跨って印可される。該二次巻線132に跨る電圧により、図3において矢印 I_s により表され且つ図4において二次巻線電圧312により表されているように、上記直列接続減結合キャパシタ134とCCFL136を流れる。該電流 I_s は、図4の第一スイッチゲート波形304上の時刻 t_2 から時刻 t_3 まで上記昇圧変圧器112の二次巻線132に流れ続ける。

【0029】上記第一半導体スイッチ102を流れる電流の一部は、上記昇圧変圧器112の磁心に対する磁化電流 I_M を構成する。時刻 t_1 に始まって、磁化電流波形314により図4に示された該磁化電流 I_M は速度 V

I_N / L_P で増大する。ここで、 L_P は該昇圧変圧器112の一次巻線108のインダクタンスである。正の半サイクル中、上記第一半導体スイッチ102を流れる電流 I_p は、第一スイッチドレイン→ソース電流波形308で表され、該磁化電流 I_M と前記CCFL136を流れる交番電流の和に等しい；即ち、 $I_p = I_{ss} \times (N_2 / N_1)$ である。ここで、 N_2 と N_1 は、夫々、上記昇圧変圧器112の一次巻線108と二次巻線132のターン数である。

【0030】第一スイッチゲート波形304の時刻 t_3 において、上記第一半導体スイッチ102はオフになって、上記一次巻線108に跨った電圧の負の半サイクルの開始を表す。時刻 t_3 で瞬時に、該一次巻線102と上記二次巻線132に跨る電圧は、図4の一次巻線電圧波形306により示されているように、逆転する。該一次巻線108に跨る電圧の逆転により、電流は上記直列接続キャパシタ126と第二半導体スイッチ124を通して、始めに該第二半導体スイッチ124内に一体化された逆ダイオードを通して、ループ状に流れる。時刻 t_3 において、磁化電流 I_M は、磁化電流波形314により表されているように、減少し始める。時刻 t_3 の直後に、上記第二スイッチゲート波形302上の時刻 t_4 において、該第二半導体スイッチ124はオンになる。該第二半導体スイッチ124がオンになると、上記昇圧変圧器112の一次巻線108を流れる電流の殆どは、その時、該第二半導体スイッチ124内に一体化された逆ダイオードを通してよりは寧ろ、該第二半導体スイッチ124のドレイン端子128からソース端子に流れる。

【0031】 t_1 から t_4 迄の負の半サイクル全体を通して、上記一次巻線108からの磁化電流 I_M の一部は上記直列接続キャパシタ126と第二半導体スイッチ124を流れる。このCCFL電源100の安定化電動作中、該キャパシタ126に跨る電圧は約一定のd.c値になる。かかる状況下で、該キャパシタ126に跨る安定状態電圧は、 $V_{IN} * D / (1-D)$ に等しいものと計算出来る。ここで、Dは上記第一半導体スイッチ102のオン・デューティサイクルである。この負の半サイクル中、CCFL136を流れる実質的全電流は上記昇圧変圧器112の磁化電流 I_M により支持される。

【0032】前記第二スイッチゲート波形302上の時刻 t_5 は、上記一次巻線108に跨る電圧の上記負のサイクルの終端を示し且つ上記第二半導体スイッチ124がオフになる瞬時を表す。該第二半導体スイッチ124がオンになると、このCCFL電源100の動作状態が前記時刻 t_1 に存在する動作状態に回復する。

【0033】上記負のサイクル、即ち時間 t_3 から t_4 の間 t_5 と t_1 間のこのCCFL電源100の動作を解析する一方法は、上記昇圧変圧器112のインダクタンスと上記キャパシタンスが並列共振回路を形成し、C

CCFLは上記一次巻線108と上記キャパシタ126の両方に並列に接続された負荷と考えることである。このように解析されると、該昇圧変圧器112と該キャパシタ126の共振周波数は、このCCFL電源100の実際の動作周波数よりずっと低くなければならない。好ましくは、該昇圧変圧器112のインダクタンスと該キャパシタ126のキャパシタンスは、このCCFL電源100の動作周波数が、好ましくは、上記共振周波数の7から10倍大きいような共振周波数を設定するように選ばれる。前記正のサイクル中、上記一次巻線108を流れる電流 I_p の約 $1/2$ がCCFL136の動作を付勢する一方、 I_p の他の半分は上記昇圧変圧器112のインダクタンスに蓄積されたエネルギーを増大する。上記負の半サイクル中、該昇圧変圧器112のインダクタンスに蓄積されたエネルギーはCCFL136の動作を付勢する。かくして、このCCFL電源100は、該CCFL電源100の動作における各正の半サイクルと各負の半サイクル中に、電力をCCFL136に、即ち上記昇圧変圧器112の負荷に供給する。

【0034】このCCFL電源100がCCFL136に供給する電力量は、前記電源端子116から回路接地に流れる平均電流が掛け合わされた該電源端子と回路接地間に印可された電圧に比例する。上記第一半導体スイッチ102のソース端子234と前記電流感知抵抗232との分岐でフィードバック抵抗236に印可される平均電圧は、上記電源端子116から回路接地に流れる電流に比例する。前記制御器IC142の動作は、上記ゲート制御半導体スイッチ102と124の夫々のデューティサイクルを調整して上記電流感知抵抗232を流れる平均電流を安定化し且つ、それに対応して、上記昇圧変圧器112の一次巻線108を通して該電源端子116と回路接地間を流れる平均電流を安定化する。上記電流感知抵抗232を流れる電流の相対量は、前記LCD照明強化制御可変抵抗274の抵抗値を調整することによって、変更出来る。該LCD照明強化制御可変抵抗の抵抗値を変化すると、該電流感知抵抗232を流れるフィードバック安定化平均電流、即ち、上記昇圧変圧器112の一次巻線108を通して上記電源端子116と回路接地間を流れる平均電流の大きさが増減される。

【0035】

【発明の効果】電子部品の抵抗加熱に消散されるエネルギーと上記昇圧変圧器112等の部品内の損失結合を通して失われるエネルギーを除いて、このCCFL電源100に供給されるエネルギーの事実上の全てが直接CCFL136に供給されるので、このCCFL電源100の全電気的効率は、図2に示された電流供給Royer回路10'の電気的効率より有意に高い。かくして、前述のように該電力供給回路10'の効率は約70-80%であったが、この発明に従って適切に構成されたCCFL電源100の効率は約90%である。LCD背面照

射は携帯用コンピュータを動作するに要する電力の約20%から30%を消費するので、LCDを背面照射するのに要する電力量の10%から20%の減少は、全充電バッテリーにより提供される動作時間を2%から6%増大する。

【0036】

【産業上利用性】この発明は、現在の処、好ましい実施例に付いて開示されたが、かかる開示は純粋に例示的なものと理解されるべきであり、発明を限定するものとは解釈されるべきではない。即ち、例えば、この発明によるCCFL電源100は好ましくはゲート制御半導体スイッチ102と124に対してMOSFETsを具備するものであるが、この発明に従って、離散的ダイオードと並列に接続された双極トランジスタを用いて回路を具現することも出来る。かかるCCFL電源100の双極トランジスタによる具現化においては、MOSFETゲート制御半導体スイッチ102と124は双極NPNトランジスタにより置き換えられよう。従って、MOSFETのソースは双極トランジスタのエミッタに交換され、MOSFETのゲートは双極トランジスタのベースに交換され、そしてMOSFETのドレインは双極トランジスタのコレクタに交換される。

【0037】同様に、直列接続第二半導体スイッチ124及びキャパシタ126の順序は、好ましい実施例に対して上に開示されたものから逆にすることが出来る。尤も、その場合、制御信号を第二半導体スイッチ124のゲート端子152に供給する為により複雑な制御器IC142が要求される。同様に、昇圧変圧器112の磁心は好ましくは線形透磁率フェライト材料から作られるが、非線形透磁率フェライト材料から作ることも出来る。尤も、かかる非線形透磁率材料はCCFL電源100の交換効率を低下することになる。

【0038】従って、この発明の精神と範囲を逸脱することなく、この発明種々の変更、修正及び/又は代替的適用は、疑いもなく、以上の開示を讀した当業技術者に示唆されよう。従って、本願の請求項は、この発明の真の精神及び範囲内に該当するものとして全ての変更、修正又は代替的適用を包括するものと解釈されるべきである。

【図面の簡単な説明】

【図1】従来技術によるRoyer回路を描写する回路図である。

【図2】従来技術による入力電力レギュレータ回路を含む電流供給Royer回路を描写する回路図である。

【図3】この発明によるCCFL電源を描写する回路図である。

【図4】図3に描写されたCCFL電源の動作中に生ずる種々の電気的波形を描写する図である。


【符号の説明】

100：切り換えモードCCFL用電源 102：第一


の半導体スイッチ； 104：該第一の半導体スイッチのドレイン端子； 112：昇圧変圧器； 108：一次巻線； 106：一次巻線の第一の端部； 114：一次巻線の第二の端部； 132：二次巻線； 116：電源端子； 124：第二の半導体スイッチ； 122：該第二の半導体スイッチのソース端子； 126：キャパシタ； 128：該第二の半導体スイッチのドレイン端子； 134：減結合キャパシタ； 136：CCFL； 142：パルス幅変調制御器 IC； 144：N-チャネル駆動出力ピン； 146：第一の半導体スイッチのゲート端子； 148：P-チャネル駆動出力ピン； 152：上記第二の半導体スイッチのゲート端子； 162：電圧入力ピン； 166：電界効果型トランジスタ（FET）； 164：該FETのソース端子； 168：不足電圧ロックアウト回路； 172：該回路の出力端子； 174：該FETのゲート端子； 176：エネープル・ピン； 178：上記FETのドレイン端子； 182：発振器； 184：セット／リセット・フリップフロップ； 186：N-チャネル電流増幅器； 188：P-チャネル電流増幅器； 19

2：上記発振器の抵抗端子；194：上記ICの抵抗ピン；196：上記発振器のキャパシタ端子；198：キャパシタ・ピン；202：タイム・ビン；204：タイミング・キャパシタ；206：上記発振器の出力端子；208：上記フリップフロップのセット入力端子；214：比較器；212：該比較器の非反転入力端子；216：該比較器の反転入力端子；218：上記フリップフロップのリセット入力端子；222：閉開回路；232：電流感知抵抗；234：上記第一の半導体スイッチのソース端子；236：フィードバック抵抗；238：フィードバック電圧入力ピン；244：誤差増幅器；242：該増幅器の反転入力端子；246：該増幅器の出力端子；248：フィードバック・キャパシタ・ビン；252：フィードバック・キャパシタ；262：電圧基準源；264：第一の電圧分置器抵抗；266：上記誤差増幅器の非反転入力端子；268：第二の電圧分置器抵抗；272：照明弱化制御入力ピン；274：LCD照明弱化制御可変抵抗；282：ツェナー・ダイオード。


【图1】



【图2】



【图3】



【図4】

